[비즈니스포스트] 대만 TSMC가 2나노 게이트올어라운드(GAA) 공정의 세부 정보를 공개하며 파운드리(반도체 위탁생산) 1위를 굳히는 데 초점을 맞추고 있다.

삼성전자는 파운드리사업부 수장을 교체하며 2나노 공정 개발에 힘을 쏟고 있는데, TSMC와 기술 격차를 좁히는 것이 시급할 것으로 보인다.
 

네덜란드 IT매체 WCCF테크는 16일(현지시각) TSMC가 최근 미국 샌프란시스코에서 열린 국제전자소자회의(IEDM)에서 ‘나노시트’를 활용한 2나노 GAA 공정의 세부 정보를 공개했다고 보도했다.

매체는 “TSMC는 하이엔드 2나노 공정으로 엄청난 성능과 전력 효율을 개선했다”며 “TSMC의 2나노 N2 기술은 수율과 성능에서 엄청난 진전을 이뤘다”고 평가했다. 

TSMC 2나노 공정은 기존보다 성능이 15% 향상됐으며, 최대 30%의 전력 효율 개선이 이뤄졌다.

트랜지스터 집적도는 1.15배 증가했으며, 나노시트로 채널을 감싸는 GAA 공정을 활용해 전류 흐름 제어를 높였다.

반도체를 구성하는 가장 중요한 요소인 트랜지스터는 전류의 흐름을 제어하는 ‘게이트’와 전류가 흐를 수 있게 만들어주는 ‘채널’로 구성된다. 게이트와 채널이 만나는 면적이 넓어질수록 전류 흐름을 미세하게 조정하고 누설 전류를 최소화 할 수 있어, 반도체 성능이 향상된다.

TSMC는 3나노 공정까지 GAA보다 한 단계 아래인 ‘핀펫’ 공정을 활용했다.

핀펫 공정은 GAA와 비교해 채널과 게이트가 만나는 면적이 적어, 3나노 이하 초미세공정에서는 GAA가 주목받고 있다.

삼성전자는 반도체업계 최초로 3나노에서 GAA 공정을 도입했지만, 수율(완성품 비율) 문제로 공정 활용에 어려움을 겪었다. 

TSMC는 이미 애플과 엔비디아, AMD 등 빅테크 기업의 2나노 주문을 확보했으며, 2025년 하반기 대량 생산에 돌입할 것으로 알려졌다. 게다가 2나노 공정의 수요는 3나노보다 높을 것으로 예상된다.

TSMC의 3분기 영업이익은 3나노 공정 수주가 급격히 증가하며 101억1000만 달러(약 13조8234억 원)로 지난해 같은 기간보다 54% 늘어났다.
  TSMC가 2나노 공정 완성에 다가서면서 급격한 성장세는 2025년까지 이어질 것으로 보인다.

시장조사업체 IDC는 TSMC의 파운드리 시장 점유율이 올해 64%에서 2025년 66%까지 확대되며 삼성전자, 중국 SMIC, 대만 UMC 등 경쟁사들과 격차를 벌릴 것으로 내다봤다.

삼성전자는 추격이 시급해졌다.

연말 정기인사를 통해 기술 전문성과 네트워크 역량을 갖춘 한진만 삼성전자 파운드리 사업부 사장을 선임하고 2나노 기술 개발과 고객사 확보에 속도를 내고 있지만, TSMC와 격차를 좁히기란 쉽지 않아 보인다.

내년 대량 양산 체계를 갖출 것으로 예상되는 삼성전자의 2나노 수율은 현재 10~20%인 것으로 알려졌다. TSMC는 최근 2나노 수율이 60%를 넘어선 것으로 전해진다.

삼성전자는 3나노 공정 수율 문제로 주요 고객사의 대부분을 TSMC에 빼앗기며, 2나노 공정에 집중하고 있다.

삼성전자의 3나노 파운드리 수율은 현재 50~60% 수준으로 추정되고 있다. 반면 TSMC 3나노 수율은 90%에 육박한 것으로 알려졌다.

한진만 사장은 12월9일 취임 후 처음으로 임직원에게 보내는 메시지를 통해 “경쟁사에 비해 뒤처진 기술력을 가지고 있다는 것을 인정해야 한다”며 “단기간에 메이저 파운드리 업체를 따라잡을 수는 없겠지만, 자신 있게 우리 파운드리를 제공할 수 있도록 기술 경쟁력을 찾아가자”고 말했다. 김호현 기자