[비즈니스포스트] 대만 TSMC가 올해 9월 3나노 파운드리(반도체 위탁생산) 공정 양산에 들어간다.

대만 공상시보는 17일 “TSMC가 3나노 N3 공정의 기술 연구개발과 시험생산을 마치고 올해 3분기부터 대량생산에 들어갈 것”이라며 “9월 양산에 돌입하면 초기 수율이 5나노 N5 공정 초기보다 나을 것으로 예상되고 있다”고 보도했다.

웨이 제지아 TSMC 최고경영자(CEO)도 최근 업무브리핑에서 “N3 공정 진행 상황이 기대에 부합하며 2022년 하반기에 좋은 수율로 양산될 것”이라고 말했다.

TSMC의 3나노 공정은 고성능컴퓨팅(HPC)과 모바일을 중심으로 2023년부터 양산이 안정화될 것으로 전망되고 있다.

TSMC 3나노 N3 공정은 5나노 N5와 비교해 반도체 집적도가 1.6배 증가하고 성능은 10~15% 향상됐으며 전력소비는 25~30% 줄어드는 것으로 알려졌다.

3나노 N3 공정의 첫 번째 고객은 애플이 될 것으로 예상된다.

애플은 2023년 아이폰15에 탑재될 시스템온칩(SOC) A17바이오닉과 M2 시리즈 등에 TSMC의 3나노 공정을 활용할 가능성이 높다.

TSMC는 초기 버전인 N3 공정 외에 N3E와 N3P, N3S와 N3X 등 모두 5종류의 공정을 순차적으로 진행해 3나노 기술을 점차 개선한다는 계획을 세우고 있다.

2세대 3나노 공정인 N3E는 2023년 하반기부터 양산에 들어가 애플과 인텔 등이 주요 고객이 될 것으로 예상되고 있다.

삼성전자는 TSMC보다 3개월 정도 앞선 올해 6월30일 3나노 파운드리 양산에 들어갔다.

또 TSMC가 기존 핀펫(FinFET) 공정을 3나노에도 적용한 것과 달리 게이트올어라운드(GAA) 방식을 처음으로 도입하며 차별화를 꾀했다.

게이트올어라운드(GAA)는 반도체를 이루는 구성요소인 트랜지스터에서 전류가 흐르는 채널과 이를 제어하는 게이트가 4면에서 맞닿게 하는 기술이다.

채널과 게이트 접촉면이 3면에 그치는 기존 ‘핀펫’ 방식보다 게이트의 통제력이 더 강화돼 전력을 적게 소모하고 성능이 개선될 뿐만 아니라 누설전류 문제도 해결할 수 있다.

삼성전자는 1세대 3나노 GAA 공정이 기존 5나노 핀펫 공정과 비교해 전력은 45% 절감되고 성능은 23% 향상됐으며 면적은 16% 축소된다고 설명했다.

TSMC는 3나노에서도 기존 핀펫 공정을 활용하는 안전한 방법을 선택했는데 이것이 올바른 선택이었냐를 두고 다른 의견들이 나오고 있다.

일각에서는 회로 선폭이 미세화될수록 누설전류가 커질 수 있고 발열 등에 취약한데 기존 핀펫 공정으로는 게이트를 통제하는 데 한계가 있을 것으로 보고 있다.

증권전문지 시킹알파는 “반도체업계에서 TSMC의 3나노 미세공정에 기대하던 수준의 성능 발전폭은 2026년 2나노 공정에서야 현실화될 수 있을 것”이라고 분석했다.

하지만 대만 언론에서는 핀펫 공정에 TSMC의 독자적인 ‘핀플렉스’ 기술을 접목함으로써 GAA에 크게 떨어지지 않는 성능을 제공할 수 있을 것으로 기대하고 있다. 핀플렉스는 누설전류를 방지할 수 있는 TSMC의 새로운 기술이다.

대만 공상시보는 “TSMC의 3나노는 핀펫 공정이지만 PPA(성능, 전력, 면적)을 더 향상시키기 위해 혁신적인 핀플렉스 기술을 채택했다”며 “TSMC 고객들은 핀플렉스 기술 혁신을 통해 동일한 칩에서 동일한 설계 도구를 사용해 최상의 핀 구조를 선택할 수 있을 것”이라고 보도했다. 나병현 기자