최시영 삼성전자 DS부문 파운드리사업부장 사장이 대만 TSMC를 따라잡기 위한 실마리를 반도체 패키징분야에서도 찾는 것으로 보인다.

파운드리(반도체 위탁생산)시장에서 공정 미세화가 점차 한계에 다다르면서 반도체 패키징이 파운드리회사들의 경쟁력을 가르는 요인으로 떠오르고 있다.
 

최 사장은 삼성전자의 반도체 패키징기술을 지속적으로 강화하고 있다. 이를 통해 삼성전자가 파운드리(반도체 위탁생산)사업의 고객사를 더욱 폭넓게 확보할 수 있을 것으로 전망된다.

11일 반도체업계에 따르면 내년 삼성전자와 TSMC의 3나노미터 공정 대결은 삼성전자가 신기술 ‘게이트올어라운드(GAA)’를 성공적으로 도입할 수 있는가에 달려 있는 것으로 분석된다.

반도체 구성단위인 트랜지스터는 전류가 흐르는 ‘채널’과 채널을 제어하는 ‘게이트’로 이뤄진다. 게이트올어라운드는 트랜지스터의 채널과 게이트가 4면에서 맞닿게 하는 기술이다.

이 기술을 통해 채널과 게이트가 3면에서 맞닿는 기존 ‘핀펫(FinFET)’ 방식보다 반도체가 동작하는 전압을 낮추고 성능을 개선할 수 있다. TSMC는 3나노 공정에서 기존 핀펫 방식을 유지한다.

그동안 TSMC가 3나노 공정 도입에 애를 먹어 애플이 차세대 애플리케이션 프로세서(AP)를 TSMC의 4나노, 혹은 5나노 공정으로 준비하게 될 가능성이 외신보도를 통해 전해졌다.

그러나 최근 대만 IT매체 디지타임스는 “TSMC가 애플의 차세대 애플리케이션 프로세서를 생산하기 위해 3나노 공정을 차질 없이 준비하고 있다”고 보도했다.

삼성전자로서는 TSMC와 3나노 공정 대결에서 쉽게 우위를 차지할 수도 있었던 가능성이 사라지고 신기술 도입과 관련한 부담감을 안게 된 셈이다.

다만 최시영 사장은 공정 미세화가 아닌 다른 길에서도 TSMC를 넘어서기 위한 길을 찾고 있다. 바로 반도체 패키징기술의 강화다.

11일 삼성전자는 차세대 2.5D 패키징기술 ‘H-큐브(Cube)’를 개발했다고 발표했다. 로직칩(논리 연산을 수행하는 칩)과 고대역폭 메모리칩(HBM) 6개를 하나의 반도체 패키지로 만드는 기술이다.

앞서 5월 개발한 I-Cube기술보다 패키징 가능한 고대역폭 메모리칩의 개수가 2개 늘었다.

삼성전자는 H-Cube를 놓고 1개 반도체 패키지에 많은 수의 칩을 집적해야 하는 고사양 반도체를 위한 최적의 솔루션이라고 설명했다.

반도체업계 한 관계자는 “삼성전자는 차세대 패키징기술을 바탕으로 고성능 컴퓨팅시장에서 수요처별로 맞춤형 솔루션을 제공할 수 있게 됐다”며 “파운드리 고객사를 더욱 다양하게 확보할 수 있게 되는 셈이다”고 말했다. 삼성전자는 TSMC와 함께 글로벌 파운드리시장의 공정 미세화를 주도하고 있다. 7나노미터 이하의 초미세공정으로 파운드리사업을 진행하는 기업은 삼성전자와 TSMC 두 곳뿐이다.

그러나 반도체업계에서는 두 회사의 공정 미세화 대결이 머지않아 한계를 맞이할 것이라는 시선이 나온다.

반도체 회로 선폭이 5나노미터보다 좁아지면 회로를 구성하는 원자의 전자가 다른 곳으로 워프(순간이동)하는 ‘터널링 현상’이 발생하기 시작한다. 회로 선폭이 미세해질수록 터널링 현상의 발생 빈도도 높아진다.

터널링 현상은 반도체 칩에서 회로가 합선돼 불량이 발생하는 원인이 된다. 파운드리회사의 수율과 직결되는 문제라는 뜻이다. 그러나 기계기술 차원의 문제가 아닌 양자역학 차원의 문제인 만큼 해결이 쉽지 않다.

이에 반도체업계에서는 앞으로 공정 미세화보다 패키징기술의 고도화에서 파운드리회사들의 경쟁력이 결정될 것이라는 시선이 나온다.

공정 미세화를 통해 반도체 성능을 개선하는 작업에 한계에 다다른다면 1개 반도체 패키지에 더 많은 칩을 패키징해 성능을 개선하는 데 집중하게 될 수밖에 없다는 것이다.

TSMC는 반도체 패키징분야에서도 최고 수준의 기술력을 보유한 회사로 꼽힌다. 로직칩과 메모리칩을 수직으로 적층해 패키징하는 3D패키징기술 ‘SoIC’를 보유하고 있다.

3D패키징기술은 칩을 세로로 쌓는 만큼 수평으로 배열하는 2.5D패키징기술보다 웨이퍼 면적을 작게 차지한다는 강점이 있다.

삼성전자도 3D패키징기술 ‘X-Cube’를 보유하고 있으나 SoIC보다 칩 접합기술은 떨어진다는 평가를 받는다.

최시영 사장은 지난 6월 세계 3대 반도체학회 중 하나인 VLSI 심포지엄에서 기조연설을 통해 삼성전자가 3D패키징기술과 2.5D패키징기술을 결합한 3.5D패키징기술을 개발하는 중이라고 설명했다.
 

3.5D패키징기술은 웨이퍼 면적을 작게 차지하는 3D패키징의 강점과 반도체 두께를 얇게 만들 수 있는 2.5D패키징의 강점을 함께 구현하는 기술이다.

최 사장은 삼성전자가 공정 미세화뿐만 아니라 반도체 패키징분야에서도 TSMC를 넘어서는 기술력을 갖출 수 있도록 준비하는 것이다.

시장 조사기관 트렌트포스에 따르면 삼성전자는 2021년 2분기 글로벌 파운드리시장에서 매출 기준 점유율 17.3%로 2위에 올랐다. 1위 TSMC는 점유율 52.9%로 두 회사 격차가 크다.

그러나 이는 삼성전자가 10나노 이하의 미세공정에만 집중하는 것과 달리 TSMC는 최대 40나노에 이르는 성숙공정의 파운드리사업도 함께 진행하고 있는 사업구조상의 차이 탓도 있다.

10나노 이하로만 좁히면 삼성전자와 TSMC가 4대6 정도로 시장을 양분해 격차가 크지 않다는 것이 반도체업계의 주된 분석이다.

최 사장이 패키징기술을 앞세워 미세공정 파운드리시장에서 TSMC를 제칠 수 있다면 전체 파운드리시장에서도 삼성전자가 TSMC를 넘어서는 기반을 닦을 수 있다는 시선이 많다. [비즈니스포스트 강용규 기자]