삼성전자와 대만 TSMC의 파운드리(반도체 위탁생산)기술 경쟁이 치열해지면서 고도화한 반도체 공정을 이용할 수 있는 고객사 후보군도 점차 좁아지고 있다.

최시영 삼성전자 파운드리사업부장 사장은 가장 수준 높은 반도체 공정인 3나노급 공정의 상용화를 더욱 앞당겨 글로벌 고객사 확보에 힘쓸 것으로 예상된다.
 

7일 반도체업계에 따르면 삼성전자와 TSMC가 내년 양산을 추진하는 3나노급 공정을 팹리스(반도체 설계기업)가 이용하기 위해서는 이전 공정보다 훨씬 큰 비용을 지불해야 하는 것으로 파악된다.

중국 기술매체 쾌과기는 TSMC 3나노급 공정의 웨이퍼당 수주가격이 3만 달러로 5나노급 공정의 약 1만7천 달러와 비교해 거의 2배 가까이 높게 책정됐다고 보도했다. 7나노급 공정(약 9300달러)보다는 3배 이상 비싸지는 것이다.

반도체는 회로폭이 미세할수록 전력 효율 등 성능이 개선된다. 현재 회로 폭 7나노(nm) 이하 공정을 제공하는 파운드리기업은 삼성전자와 TSMC뿐이다. 

삼성전자와 TSMC 못지않게 미세공정 수준이 뛰어난 인텔이 최근 파운드리사업에 다시 뛰어들었지만 자체 반도체가 아닌 외부 고객사에 제공할 수 있는 공정은 아직까지 제한적이다.

그렇다해도 삼성전자가 안심하기는 어렵다. 향후 고부가가치 반도체 생산을 위한 공정이 3나노급, 2나노급 등으로 점점 더 발달할수록 이를 활용할 수 있는 팹리스 고객사가 줄어들 것으로 예상된다.

3나노급 공정만 놓고 봐도 팹리스 고객사로서는 이전보다 훨씬 발주가격이 비싸지는 만큼 생산비용 부담이 커질 수밖에 없다. 또 3나노급 반도체 자체를 개발하는 비용도 이전 공정보다 대폭 늘어난다.

시장 조사업체 IBS에 따르면 공정별 반도체 설계비용은 7나노급 2억2230만 달러, 5나노급 4억1600만 달러, 3나노급 5억9천만 달러 등으로 급증한다.

이에 따라 여러 팹리스기업이 반도체회로를 미세화하는 대신 패키징기술을 고도화하는 등 우회로를 통해 반도체 성능을 높이는 방법을 연구하는 것으로 파악된다.

반도체 전문매체 세미콘덕터엔지니어링은 “차세대 공정에 도달하기 위한 경쟁은 여전히 진행되고 있다”면서도 “다른 방법을 통해 이점을 얻을 수 있는데 첨단공정에서 반도체를 개발하는 데 시간과 비용을 과감하게 들일 팹리스 기업이 얼마나 될 지가 관건이다”고 보도했다.

이런 점은 차세대 공정을 선점하는 파운드리기업으로 반도체 위탁생산 일감이 크게 몰릴 공산이 커진다는 것으로도 해석할 수 있다.

파운드리 후발주자인 삼성전자로서는 팹리스 고객사를 확보하기 위해 3나노급 공정 양산시기에 뒤쳐져서는 안 되는 상황에 놓여 있는 셈이다.

실제로 파운드리 1위기업 TSMC는 이미 글로벌 고객사들과 탄탄한 관계를 기반으로 3나노급 공정 일감 선점에 나선 것으로 알려졌다.

기존 최대 고객사인 애플뿐 아니라 AMD, 인텔도 TSMC에 3나노급 반도체 시험생산을 맡긴 것으로 전해졌다.

최시영 사장이 3나노급 공정 조기 양산을 최대한 서두르는 이유다.

삼성전자는 8월 보도자료를 내고 향후 3년 동안 240조 원을 투자한다는 계획을 발표했다. 이 가운데 상당부분이 파운드리 등 시스템반도체 분야에 투입되는 것으로 보인다.

삼성전자는 “첨단 공정을 적기에 개발하고 과감하게 투자해 혁신제품 경쟁력을 확보함으로써 시스템반도체 글로벌 1위 도약을 위한 기반을 마련하겠다”며 “게이트올어라운드(GAA) 등 신기술을 적용해 3나노급 이하 반도체를 조기에 양산하겠다”고 말했다.

최 사장이 3나노급 공정의 양산을 앞당기는 동시에 반도체 성능을 TSMC와 차별화할 수 있을지도 주목된다.

삼성전자는 3나노급 공정에 새로운 트랜지스터 구조 게이트올어라운드를 적용한다. 

게이트올어라운드는 반도체 구성요소인 트랜지스터에서 전류가 흐르는 ‘채널’과 채널을 제어하는 ‘게이트’를 4면에서 맞닿게 해 전류 흐름을 더 세밀하게 조절하는 기술을 말한다. 반도체동작 전압을 낮추고 성능 개선을 달성할 수 있다.

최 사장은 게이트올어라운드 기반 3나노급 공정을 놓고 자신감을 보이고 있다.

최 사장은 6월 국제 반도체학회에서 게이트올어라운드 기술을 소개하며 “삼성의 파운드리 비전은 기술 경쟁력을 기반으로 고객들에게 공정 및 설계 유연성을 제공하는 것이다”며 “어떤 도전에도 대응할 준비가 돼 있다”고 말했다.

삼성전자와 달리 TSMC는 기존 쓰이는 구조 핀펫(FinFET)을 유지한 채 3나노급 반도체를 만든다. 반도체 고객사가 새로운 공정에서도 반도체를 쉽게 설계할 수 있게끔 지원하려는 목적이 있는 것으로 풀이된다. [비즈니스포스트 임한솔 기자]