삼성전자가 3나노급 파운드리(반도체 위탁생산) 양산과 신기술 개발에 속도를 낸다.

파운드리 1위인 대만 TSMC와 5나노급 공정에서 치열하게 경쟁하는 가운데 반도체 미세공정을 빠르게 고도화함으로써 기술 경쟁에서 앞서가려는 것으로 풀이된다.

9일 업계에 따르면 삼성전자는 2021년부터 3나노급 반도체 양산에 들어간다는 계획을 세웠다. TSMC가 내놓은 양산 예상시점인 2022년보다 1년가량 앞서 있다. 

TSMC가 올해 초까지만 해도 2023년에 3나노 양산을 전망했던 점을 고려하면 삼성전자가 3나노 공정에서 TSMC를 여유 있게 따돌릴 공산이 크다.

삼성전자와 TSMC가 내년 상반기 비슷한 시기에 5나노급 양산을 시작한다는 점에서 결국 3나노급 공정이 두 기업의 파운드리 기술력 경쟁의 승부처일 수 있다.

삼성전자는 3나노급 공정에서 반도체 성능을 개선하기 위한 첨단 기술도 준비하고 있다.

GAA(게이트올어라운드) 기반 MBCFET(다중가교채널 트랜지스터) 기술이 바로 그것이다. 이 기술은 단순히 반도체 회로 선폭을 5나노에서 3나노로 좁히는 데 그치지 않고 반도체 구조 자체를 초미세공정에 적합하게 바꾸는 것을 뼈대로 한다.

반도체 구성요소인 트랜지스터는 전자 이동 통로인 채널과 채널을 통제하는 게이트 등으로 이뤄진다. 미세공정이 고도화해 반도체가 작아질수록 트랜지스터의 채널과 게이트가 함께 작아져 반도체 구동에 필요한 전류를 확보하고 채널을 통제하는 일이 어려워지게 된다.

GAA는 이런 문제를 개선하기 위해 트랜지스터 채널을 얇은 선(나노와이어) 형태로 바꾸고 게이트로 감싸 채널 통제력을 높이는 최신 기술을 말한다. IBM과 인텔 등이 개발하고 있다.

삼성전자는 GAA에 MBCFET를 적용해 더 발전된 기술을 내놨다. GAA의 얇은 선 형태 채널을 얇은 판(나노시트) 모양으로 바꿔 게이트와 닿는 면적을 늘렸다. 충분한 전류를 공급하면서도 게이트의 채널 통제력을 강화해 초미세공정에서도 반도체가 정상적으로 작동할 기반을 마련한 것이다.

GAA 기반 3나노 MBCFET 공정은 기존 공정과 비교해 뛰어난 성능의 제품을 생산할 수 있다. 삼성전자에 따르면 현재 양산되는 7나노급 핀펫(입체 반도체 구조) 반도체보다 칩 면적 45% 감소, 전력효율 50% 개선, 성능 35% 향상 등 효과가 예상된다.

이처럼 삼성전자가 TSMC와 경쟁에서 신기술을 앞세워 3나노급 미세공정 우위를 차지하면 앞으로 팹리스(반도체 설계 전문기업)의 파운드리 일감을 확보하는 데 유리한 고지를 차지할 수 있다. 2020년부터 5G통신, 전기차, 웨어러블(입는)기기 등 첨단 ICT(정보통신기술)산업이 본격적으로 확대되면서 초미세공정을 요구하는 고사양 반도체 수요가 늘어날 것으로 전망되기 때문이다.

삼성전자는 이런 수요를 노려 최근 3나노급 GAA 공정을 위한 반도체 설계 프로그램을 글로벌 팹리스에 배포하기도 했다.

초미세공정에 필수인 극자외선(EUV) 공정의 경험이 앞서 있다는 점도 삼성전자가 유리한 점이다. 극자외선 공정은 기존 불화아르곤 레이저 대신 극자외선을 사용해 반도체 회로를 그리는 기술이다. 

삼성전자는 TSMC보다 먼저 7나노급 공정에 극자외선 공정을 도입하면서 반도체 수율(생산품 대비 양품 비율)을 개선하는 데 큰 효과를 본 것으로 파악된다.

노근창 현대차증권 연구원은 “최근 7나노급 이하 첨단 파운드리 수요가 범세계적으로 확산되고 있다”며 “삼성전자는 극자외선공정을 확대하고 있어 앞으로 파운드리사업 실적을 급격하게 늘릴 수 있을 것”이라고 바라봤다.

다만 극자외선 공정을 삼성전자가 먼저 적용했다는 이점은 시간이 지날수록 약화할 것으로 보인다. 

TSMC는 최근 5나노급 파운드리에 극자외선 공정을 도입해 위험생산 과정에서 안정적 수율을 확보하고 있는 것으로 알려졌다. 위험생산은 파운드리 생산자가 손실 비용의 상당 부분을 부담하면서 초도 공정을 시험하는 과정을 말한다.

IT전문매체 WCCF테크는 “TSMC의 5나노급 수율이 이미 7나노급을 넘어섰다”며 “TSMC가 예상보다 빠르게 7나노급에서 5나노급 공정으로 전환할 수 있다”고 보도했다. [비즈니스포스트 임한솔 기자]